Edward Paez Email
Embedded Systems Engineer @ Smartware
5 free lookup(s). No credit card required.
If you need more lookups,
subscriptions start at $34 USD/month.
Edward Paez Location
- Paris, FR
Edward Paez Work
- Embedded Systems Engineer @ (September 2022 - Present)
- Stage de fin d'études @ (March 2022 - September 2022)
- Stage de recherche ingénieur @ LPL Laboratoire de physique des lasers (April 2021 - June 2021)
- Stage ouvrier en tant que technicien en électronique @ (March 2020 - April 2020)
Edward Paez Education
- Université Sorbonne Paris Nord
Diplôme d'ingénieur (Instrumentation avancée et systèmes embarqués)
2019-2022 - Institut Galilée
Licence Bac+3 (Electrical, Electronics and Communications Engineering)
2018-2019 - Universidad Nacional Experimental Politécnica de la Fuerza Armada
Diplôme d’ingénieur (Electrical and Electronics Engineering)
2004-2009
Edward Paez Skills
- ARM Cortex-M
- AXI
- AXI4
- Ada
- Altium Designer
- Architecture matérielle
- Artix-7
- AutoCAD
- Bash
- C/C++
- CAN
- CAO électronique
- CEM
- CMake
- Codage RTL
- Conception FPGA
- Conception RTL
- Conception de circuit imprimé
- Conception de circuits analogiques
- Conception de circuits intégrés
- Conception de logiciels
- Conception des circuits
- Conception pour les tests
- Conception rapide de PCB
- Cycle en V
- Debian
- Debug & analyse
- Design
- Démodulation
- Développement & Verification
- Embedded Linux
- Embedded C
- Ethernet
- FPGA
- Firmware
- FreeRTOS
- GNU Debugger
- GitLab
- HDMI
- I2C
- Intégration HW/SW
- Intégrité des signaux
- IoT
- JTAG
- Linux
- Linux on embedded systems
- Logiciel embarqué
- MATLAB
- MISRA C:2004
- Microchip PIC
- Microcontrôleurs
- Microélectronique FPGA CPLD
- ModelSim
- Modulation
- Méthodes agiles
- Méthodologie UVM
- OpenOCD
- OrCAD
- PetaLinux
- Processeurs de signaux numériques
- Projet Yocto
- Proteus
- Prototype
- Prototype FPGA
- Python
- Raspberry Pi
- Respect des contraintes temporelles
- Réseau de portes programmables (FPGA)
- SIL
- SPI
- ST32CubeIDE
- STM32
- SWUpdate
- Simulation RTL
- Simulink
- SoC
- Spartan 6
- Standards Ethernet/IP
- Synthèse logique
- SystemVerilog
- Système sur une puce (SoC)
- Systèmes d’exploitation temps réel (RTOS)
- Systèmes embarqués
- TCL
- Test unitaire
- Testcases en C
- Tests Benches
- Traitement numérique du signal (DSP)
- U-Boot
- UART
- VGA
- VHDL
- Verilog
- Vérification fonctionnelle
- Xilinx ISE
- Xilinx Vivado
- Zynq
- bare-metal
- description RTL
- Électronique numérique
Edward Paez Summary
- Edward Paez, based in Paris, FR, is currently a Embedded Systems Engineer at Smartware. Edward Paez brings experience from previous roles at Smartware, LPL Laboratoire de physique des lasers and Bornay. Edward Paez holds a 2019 - 2022 Diplôme d'ingénieur in Instrumentation avancée et systèmes embarqués @ Université Sorbonne Paris Nord. With a robust skill set that includes ARM Cortex-M, AXI, AXI4, Ada, Altium Designer and more. Edward Paez has 1 emails on RocketReach.
Looking for a different Edward Paez?
Find contact details for 700 million professionals.
G2 Crowd Trusted
300K+ Plugin Users
© 2026 RocketReach.co